Система цифрового моделирования проектов на основе VHDL, Verilog и «смешанных» описаний с встроенными функциями анализа производительности, индикации «активности» кода (code coverage), компаратора временных диаграмм и визуализатора Enhanced Dataflow Window. Основные функциональные возможности: высокая скорость моделирования для RTL и Gate проектов; единое моделирующее ядро и оптимизированной архитектуры Native Compiled; интерактивная отладка и анализ с помощью модуля Debug Detective; интегрированный анализ Code Coverage; оптимизация скорости моделирования с помощью анализатора производительности Performance Analyzer; исчерпывающая трассировка сигналов Signal Spy; встроенный отладчик С; поддержка интерфейсов С и Tcl/Tk; поддержка ОС Unix/Windows/Linux.
Вот такие достаточно широкие возможности заложили в этот среду моделирования разработчики. Но в нашем случае все немного проще и задача заключается в том, чтобы промоделировать написанный код. Я пишу на Verilog, поэтому и примеры будут с участием именно этого языка.
Но трудность, как правило, начинающего разработчика заключается не в языке, а в том как бы Modelsim заставить работать совместно с САПРом ISE от ф. Xilinx. И тут многие мне напомнят о том, что у ISE есть родной интегрированный симулятор iSim. Тут я спорить не буду и соглашусь. Но iSim в большинстве случаев пользуют при отладке чего-то не очень сложного, хотя я знаю случаи когда люди принципиально пользовались iSim при моделировании достаточно сложных проектов. Это личное дело каждого. Проводить сравнение этих двух симуляторов я не буду по причине бессмысленности. Отмечу лишь следующее, что разработчики Xilinx ISE заложили возможность пользоваться средой Modelsim из ISE (запускать).
На видео я покажу, как настроить ISE для работы с ModelSim.
Для начала необходимо установить ModelSim. На первом видео приведен порядок установки.
Далее необходимо внести некоторые изменения в настройки ISE и сгенерировать библиотеки в ISE для ModelSim. Этому я посветил свой второй видеоролик.
Теперь необходимо приступить к созданию теста для моделирования работы простейшего регистра FD8CE. На видео ниже Вы увидите пример тестового проекта. В качестве исследуемого элемента использовался FD8CE.