Установка и начало работы ISE XILINX

Подробности

Автор: EngineerDeveloper®

Часть 1. Установка Xilinx ISE WebPack

                В этой статье хотелось бы осветить особенности и суть работы с САПР Xilinx ISE Design Suite. Номер версии советую выбирать последнюю из семейства ISE. Далее только Vivado поддерживающее 7+ поколение кристаллов Xilinx. В то время как ISE 14 поддерживает до 7 поколения включительно.  Такое «пересечение» поддерживаемых версий дает возможность разработчикам плавно и безболезненно (теоретически) обновить свою САПР.

                Xilinx ISE Design Suite начиная с 4 версии по своей сути мало чем менялась. В основе оставался все тот же синтезатор XST, который «подпиливался» с выходом очередного семейства микросхем, ну и конечно же устранялись ошибки. То же самое можно отметить и об интерфейсе. Тем не менее, шли годы, ISE Design Suite становилась лучше. И имеем мы на сегодняшний день 14 версию САПР вполне даже пригодную к серьезной работе.

                 Перед началом работы необходимо установить ISE Design Suite 14, скачав дистрибутив на сайте разработчика  Xilinx. При этом можно сразу создать аккаунт на Xilinx.com, это потребуется при регистрации ISE Design Suite 14. Дистрибутив достаточно объемный порядка 6-8 Гб. Поэтому быстро скачать не удастся. После удачной закачки дистрибутива необходимо запустить установщик и следовать его указаниям.

 

                Выбрать редакцию ISE WebPACK (бесплатная версия):

                На экране настроек комплекта установки можно снять все снимаемые галки по желанию; галку "Install Cable Drivers" снять настоятельно рекомендуется:

 

                Выбрать каталог для установки:

                Проверить все заданные параметры перед установкой:

                Сам процесс установки:

                По завершению установки Вам будет предложено зарегистрировать установленный продукт. Вы регистрируете все на том же ресурсе разработчика ПО и получаете уникальный регистрационный (лицензионный) номер. Этот номер вы используете при первом запуске ISE WebPACK Design Software.

 

                Полученный файл Xilinx.lic можно или сразу руками скопировать в домашний каталог в каталог: ~/.Xilinx/Xilinx.lic - при следующем старте приложения запрос лицензии уже не повторится. Или же на экране запроса лицензии перейти на вкладку "Manage Xilinx Licenses", нажать на кнопку "Copy License" и выбрать файл Xilinx.lic в том месте, куда он был сохранен из интерфейса управления электронной почтой.

 

Часть 2. Знакомство с интерфейсом

 

      На рис.1 приведен интерфейс ISE Design. Рисунок я разделил на 4 основные области. Такой подход позволит качественно разобраться с назначением вкладок и разделов САПР. Начнем по порядку:

 

Рис.1.  Интерфейс ISE WebPACK Design Software 14

Область #1 «Иерархия»

                В этом окне отображается иерархия нашего проекта. Все модули, начиная с самого верхнего и заканчивая самым мелким глубоко спрятанных внутри можно посмотреть именно в этом окне. Из рисунка видно, что каждый блок (макрос) имеет собственный уникальный номер типа «XLXI_16» и наименование блока «BR_AK_4» см. рис 2. Так же здесь отображается

 

 

Рис.2.  Иерархия проекта созданного в ISE WebPACK Design Software 14

 

наименование корневого каталога, в котором хранится наш проект. Чуть ниже указан тип кристалла, для которого создан наш проект, т.е. тип ПЛИС (FPGA). Следующим в иерархии стоит верхний (он помечен тремя квадратиками, верхний из которых зеленый) уровень проекта. И далее топовый (верхний) уровень проекта делится на свои составные части в зависимости от сложности.

 

Область #2 «Процессы»

 

Рис.3.  Окно процессов в ISE WebPACK Design Software 14

Здесь располагаются основные узлы управления проектом: Отчеты, заданные ограничения, процессы синтеза, трассировки кристалла и т.д. Теперь подробнее о самых основных:

- «Design Symmary/Reports» -  основная информация о проекте. Здесь зачастую приходится контролировать ресурсы ПЛИС. А также все отчеты о разводке нашего проекта в заданном кристалле можно найти тут.

- «Design Utilities» - здесь расположены вспомогательные утилиты для работы в ISE. К ним относится утилита по созданию схематического образа компонента. А так же «просмоторщики»  функциональных HDL моделей.

- «User Constraints» - пользовательские ограничения. То есть именно тут задают временные ограничения для глобальных тактовых линий. Задают «распиновку» для программируемых I/o и IP. А так же отсюда есть возможность запустить приложение «PlanAhead», которое позволяет более подробно задать ограничения для разводчика связей ПЛИС .

-  «Synthesize - XST» - синтезатор типа XST. Синтезирует проект для конкретно выбранного типа кристалла ПЛИС. Позволяет посмотреть «RTL» модель написанного или нарисованного блока.

- «Implement Design» - один из основных процессов. Транслирует, трассирует.

- «Generate Programming File» - генератор программного файла, т.е. то с чего конфигурируется ПЛИС.

- «Configure Target Device» - конфигуратор. Создает файл прошивки для флэш ПЛИС. А так же отсюда запускается утилита «IMPACT» позволяющая программировать PROM и FPGA.

- «Analyze Design Using ChipScope» - логический анализатор по средствам интерфейса JTAG.

Область #3 «Консоль»

                Думаю, это окно в особых комментариях не нуждается, все ясно из названия. Скажу лишь, что в этом окошке отображаются все информационные рабочие процессы (системные сообщения).

Область #4 «Общие сведения о проекте»

                Таблицы, отражающие информацию об используемом кристалле, версии САПР ISE, наименование проекта, количество ошибок, предупреждений и т.п. Основной таблицей этого раздела является отчет о доступных и задействованных ресурсов выбранного кристалла.

                Так же очень полезную информацию при наладке проекта можно узнать из таблицы детального отчета: Синтеза, Транслятора, Трассировщика, Временных задержек (очень важный параметр).

                Вкладки, приведенные на рис. 4 так же помогают разработчику при работе с проектом, но интерфейс их интуитивно понятен и назначение их понятно из названия. Поэтому эти вкладки  не будут рассмотрены подробно.

 

Рис.4.  Дополнительные вкладки ISE WebPACK Design 14

 

 

 

Часть 3. Создание нового проекта

  

                Чтобы создать новый проект необходимо выбрать в файловом меню File -> New Project, откроется окно, представленное на рис. 5.

Рис.5.  Создание нового проекта шаг #1.

                Из рисунка видно, что предлагается заполнить 5 граф:

1. «Name» - здесь указываем ЛАТИНСКИМИ буквами наименование проекта;
2. “Location” -  указываем место расположения будущего проекта. Использовать только латинские символы при указании пути;
3. “Working Directory” – путь к рабочей директории;
4. “Description” – описание к создаваемому проекту;
5. “Top – level source type” – указываем тип верхнего (топового) уровня проекта. Он может быть написан на любом из возможных поведенческих языков описания аппаратуры, НО 90 % случаев он именно в схематическом виде. Это связано с наглядностью, удобством. Т.е. на созданном схематичном листе можно рисовать блоки уже описанные на Verilog.

                Далее кликаем кнопку «Next» и переходим в окно «Project Settings» (Задание настроек проекта) см. рис. 6.

Рис.6.  Создание нового проекта шаг #2. Окно «Project Settings»

                В этом окне выбираем семейство микросхем Xilinx “Spartan3E”,затем сам тип кристалла указываем “XC3S250E”. Задаем тип корпусного исполнения для выбранной микросхемы “PQ208” и её скорость “-4”. Все перечисленные величины можно найти на маркировке самой микросхемы.

                Ниже указан тип топового уровня проекта – схемотехнический (см. рис. 5). Далее нам предлагается выбрать тип синтезатора, оставляем по умолчанию. Тут же можно указать симулятор, которым вы будете пользоваться при отладке (О нем я расскажу позже).

                Кликаем кнопку «Next» и переходим в окно «Заданные настройки» (Заданные настроек проекта) см. рис. 7.

Рис.7.  Заданные настройки шаг #3. Окно «Project Summary»

                В этом окне можно проверить все то, что мы указали ранее.

                Кликаем кнопку «Next» и видим пустой только что созданный проект см. рис. 8.

 

 Рис.8.  Пустой загрузившийся проект шаг #4.

 

                По завершению создания проекта необходимо создать верхний уровень нашего дизайна. Для этого необходимо выбрать в файловой строке вкладку Project -> New Source… . Перед нами откроется окно, показанное на рис. 9

Рис.9.  Мастер создания нового описания (источника).

                В открывшимся окне в графе “Select source type, file name and its location” необходимо выбрать вид представления вашего листа. То есть это может быть языки формального описания аппаратуры (Verilog или VHDL)  или схемотехническое представление, либо генератор стандартных функций (IP CORE). Выберем самый наглядный и простой для начинающего схемотехнический вид “Schematic”. Правее в соответствующей графе указываем имя будущего описания и место его нахождения. Жмем на кнопку «Далее» и переходим в окно, показанное на рис. 10. Проверяем имя модуля, местоположение, тип представления.

Рис.10.  Общие сведения о создаваемом модуле.

                Сверяем и нажимаем “Finish”. В результате клика перед нами откроется чистое поле схемотехнического редактора с именем “top.sch” см. рис 11.

Рис.11.  Созданный топовый уровень проекта.